Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
A thermal reliability model is proposed for board level package-on-package (POP) assembling in this work, Design analysis is performed to study the effect of key package parameters such as die size, substrate size, solder ball size, etc. According to the finite elements analysis on the thermal reliability model, thermal distribution and thermal gratitude of the 3-dimension package is obtained within...
Wafer level Chip Scale Package (WLCSP) fulfills the demand for small, light, and portable handheld electronic devices, and it is one of the most advanced packaging concepts. When the WLCSP was assembled on board level, the connection, i.e. solder joints are generally the critical and challenging issue for the whole device's reliability. In addition to the shape and material of solder joints, the material...
The technique of wafer level chip scale package (WLCSP) is similar as flip chip packages without using underfill. The weakest point is solder joint reliability issue so the package size of WLCSP in current industry is used less than 10times10 mm2. In this paper, we use 5.5times5.5 mm2 package size to take as test vehicle and focus on ball peeling and shear stresses to assume and simulate drop test...
Along with electronic products developing toward lighter, thinner, and multi-functional integration, chip scale package (CSP) has been widely used in electronic packages. Wafer level packaging (WLP) has become one dominant technology. However, applications of WLP are limited by solder joint fatigue due to stress generated by the CTE mismatch among different materials. Compliant wafer level packaging...
In this paper, the performance of flexible substrates for lead-free applications was studied using finite element method (FEM). Firstly, the thermal induced stress in the flex substrate during the lead free solder reflow process was predicted. The shear stress at the interface between the copper track and flex was plotted. This shear stress increases with the thickness of the copper track. Secondly,...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.