Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
A bidirectional SSTL I/O which utilizes an active-biasing technique to achieve enhanced ESD resilience is presented. During an ESD event, each vulnerable transistor has an appropriate bias applied to minimize the peak voltage across gate oxide and drain-source regions. Active-bias control circuits can be substituted for secondary protection to improve circuit performance and ESD reliability.
In this paper two new types of single domain CDM failures in a 90nm flash CMOS-technology are reported where sender and receiver of the failed devices are located in the same power domain. The aspects that make these intra-domain signals susceptible to CDM failure are discussed and an automated method for detection of critical constructions is presented as well as proven circuit improvement
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.