Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
We have developed a 2-bit 32 GS/s soft decision LSI in 0.13 μm SiGe-BiCMOS. The LSI includes a flash type Analogue-to-Digital converter and an encoder which outputs the soft decision results, which are a hard decision bit and a confidence bit for strong Forward Error Correction. We have confirmed that the LSI has 25 mVpp sensitivity and the LSI enables 2 dB better FEC coding gain than hard decision.
Electronic pre-equalization for 43 Gb/s DQPSK has been demonstrated for the first time. Waveform distortion caused by bandwidth narrowing to 18.1 GHz by cascaded 10 Gb/s ROADMs has been adequately pre-equalized by a SiGe-BiCMOS LSI with 6-bit, 43 GS/s digital-to-analog converters.
The concatenation of low-density parity-check and Reed-Solomon codes for forward error correction has been experimentally demonstrated for the first time in this letter. Using a 2-bit soft-decision large-scale integration and high-speed field-programmable gate arrays, a net coding gain of 9.0 dB was achieved with 20.5% redundancy with four iterative decoding for an input bit-error rate of 8.9 times...
The concatenation of LDPC and RS codes has been demonstrated using a real-time FPGA prototype. A net coding gain of 9.0dB for 31.3-Gb/s was achieved with 20.5% redundancy for an input BER of 10−2.
We have developed a 2-bit 32 Gsample/s soft decision LSI for low-density parity-check code FEC at 100 Gb/s in 0.13 mum SiGe-BiCMOS which generates confidence bit with 25 mVpp sensitivity.
For the 45 nm beyond advanced LSI mass-production, accurate dose and beam angle control for the implantation process is highly required. For the purpose the ion beam size and angle monitor was developed and installed in EXCEEDS 000AH new version medium current ion implanter.. The measured results shows the beam size and angle increased at the beam energy decreased, especially for the Y direction beam...
Deep submicrometer CMOS devices having a novel well structure using thin epitaxy over a buried n+ layer, a p-type substrate, and trench isolation are proposed. Good isolation characteristics and high latchup immunity are obtained. The thin epitaxial layer, which is necessary for on-chip high-performance bipolar devices, lowers the voltage tolerance of the parasitic vertical bipolar, and causes a new...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.