Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
This paper presents a CMOS integrator design using Gm-C architecture for energy detection non-coherent UWB receivers. Three different circuits of OTA including pseudo differential, fully differential, and Gilbert cell have been examined. The OTA-based integrators are compared against a switched capacitor integrator in terms of Gm, NF, IIP3, P1-dB, SFDR and power consumption. The simulation results...
In this paper, a comparative study of two different structures for the Feed Forward Equalizer (FFE) is presented to emphasize the effect of structural differences on the performance of the passive delay line based FFEs with large number of taps. Both FFEs are designed for compensation of Inter Symbol Interference (ISI) in multi-Gb/s data link. The two test structures use the same building blocks but...
A non-self protection ESD scheme using grounded-gate, gate non-silicided (GG-GNS) drain/source silicide blocked (SBLK) ESD NFET offered in 45 nm SOI CMOS technology is presented based on a comprehensive study using the high current pulse characteristics. The results show that with a minimum SBLK width over drain/source, GG-GNS NFET can handle ~3.4 mA/mum current.
This paper proposes an alternate HBM test strategy to reflect today??s IC designs and package. The detailed proposal outlines a new procedure where all IC pins are treated equally, and the pin pair combinations are selected statistically. Some initial experimental data is presented to illustrate the validity and advantages of this procedure.
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.