Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
A technique to improve power scaling efficiency of MEMS interfaces over previous approaches is presented. Power scaling with respect to amplitude is achieved by cascading gain stages through an input gain-select mux, and power scaling with respect to input bandwidth of the sensor is achieved through periodic power-down of the interface. A prototype of the interface was fabricated in 1.8V , 0.18 mum...
A 12 bit 50 MSPS pipelined ADC is fabricated in 0.18 mum CMOS process. Internal reference buffers without off-chip capacitors are implemented under 1.8 V power supply voltage for 2 Vp-p input signal swing. Opamp sharing and removal of explicit S/H stage are utilized for low power dissipation. Occupying 1.81times0.76 mm2, ADC achieves SNR of 70.4 dBFS, SFDR of 86 dBFS and ENOB of 11.3 b at Fin of 10...
This paper discusses the design of a 60 GHz low noise amplifier (LNA) using a standard low power SOI CMOS process from ST Microelectronics. First, we outline the technology as well as the mm-wave design challenges. Using recent work on coplanar waveguide (CPW) modeling, we describe how it's possible to use parametric, 3D electromagnetic simulation to complete or replace analytical models of on-chip...
This paper describes a comparative analysis between two topologies of operational amplifiers to design a 40 MS/s 12-bit pipeline analog to digital converter (ADC). The analysis includes AC and transient simulation to select the proper topology. This ADC is implemented in a 0.35 mum AMS CMOS technology with 3.3 V single power supply. The capacitors and selected operational amplifiers were scaled for...
An intensity modulated fiber-optic position sensor, based on a fiber to bundle coupling and a readout system using a CMOS image camera together with fast routines for position extraction and calibration, is experimentally demonstrated. Further, a simulation of the complete sensor system setup is made, and possible sources of error are analyzed experimentally. Our analysis indicates the theoretical...
A 53 dB gain limiting amplifier for OC-192 and 10 GbE applications is developed in a 50 GHz fT SiGe SOI complimentary bipolar process, and has 5 mV pk-pk sensitivity, 1.25 V pk-pk maximum input signal, 14 ps (20/80%) rise/fall times and 450 mV pk-pk output into matched differential 50 Ohm loads, consuming 430 mW on a 3.3 V supply. Input Cherry-Hooper gain stages limit the -3 dB bandwidth to 11 GHz...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.