Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
The present work proposes a capacitor charge /discharge based oscillator topology. The circuit is designed for a supply voltage range between 1.6V and 2V, using submicron CMOS technologies. The new oscillator topology brings noticeable improvements from the stand point of the supply voltage influence, power consumption and total implementation area.
In this paper, voltage droop compensation associated with long pulses generated by solid state pulsed power modulator (SSPPM) is discussed. The pulse modulator with proposed compensation circuit can achieve low voltage droop in many applications required long pulse width regardless of load condition by using active droop control. The proposed circuit is composed to current source capacitor charger...
The paper describe the device for generating acoustic signals in liquid with the absence of explosive in their design. The possibility of developing a stand-alone, compact, non-disposable low-voltage electrodischarge acoustic generator without sophisticated circuit tweaks, with low material and financial costs has been shown.
A low Vmin, 6T-SRAM is realized in 28nm FDSOI technology using read and write assist methods. We could reduce the Vmin of SRAM cell to 0.52V for the 0.120um2 high density 6T-SRAM. Reduced read margin of the SRAM cell is recovered using a transient rise in cell supply level through word-line coupling. Write assist is realized using application of PVT selective negative bit-line approach. Bit-line is...
This paper presents a fully autonomous integrated circuit (IC) dedicated to piezoelectric harvesters. The IC implements a novel Synchronous Electric Charge Extraction (SECE) technique which optimizes the energy transfer from a highly charged piezoelectric harvester to a low voltage storage element. The system deals with piezoelectric powers in the range of 10 µW to 1mW and handles very high piezoelectric...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.