Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
In this paper the requirements and resulting costs for the digital hardware are discussed to steer a nonlinear interference suppression circuit (NIS). This NIS circuit suppresses a strong unwanted RF blocker by exploiting a nonlinear transfer function in a radio receiver. Nonlinear transfer functions enable frequency-independent amplitude discrimination because they do not obey to the principle of...
3T1D-DRAM cell has been stated as a valid alternative to be implemented as a L1 memory cache and substitute 6T-SRAM, highly affected by variability. While scaling down capacitor-less DRAM cells is a challenging trend, in this paper we show how it can be compensated the scaling drawbacks through the channel strain of the cell devices and the proposal of new cell configurations to further enhance the...
This paper presents a high speed, high resolution column-parallel ADC with global digital error correction. Proposed A/D converter is suitable for using in high-frame-rate CMOS image sensors. This new method has more valuable than conventional ramp ADC from viewpoint of speed and resolution. A prototype 11-bit ADC is implemented in 0.25µm CMOS technology. Moreover, an overall SNR of 63.8dB can be...
Process variations have shown to be critical for future Si-based bulk technologies. FinFETs have shown to be an alternative. In this work, we characterize the performance of the 6T SRAM cell by estimating read static noise margin and world line write margin for future FinFET-based 10nm technology. For simulation, we used HSPICE tool and SOI BSIM-CMG model card of 10nm FinFET previously developed by...
Modern generations of CMOS technology nodes are facing critical causes of hardware reliability failures, which were not significant in the past. Such vulnerabilities make it essential to investigate new robust design strategies at the Nano-scale circuit system level. In this paper we have introduced an adaptive proactive reconfiguration technique that considers the inherent process variability (variability-aware)...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.