The Infona portal uses cookies, i.e. strings of text saved by a browser on the user's device. The portal can access those files and use them to remember the user's data, such as their chosen settings (screen view, interface language, etc.), or their login data. By using the Infona portal the user accepts automatic saving and using this information for portal operation purposes. More information on the subject can be found in the Privacy Policy and Terms of Service. By closing this window the user confirms that they have read the information on cookie usage, and they accept the privacy policy and the way cookies are used by the portal. You can change the cookie settings in your browser.
Artykuł opisuje projekt i praktyczną realizację oprogramowania laboratoryjnego obsługującego duży elektroniczny system pomiarowo-kontrolny. System elektroniczny bazuje na układzie programowalnym FPGA, który ma wbudowane znaczne możliwości operacyjne cyfrowego przetwarzania sygnałów DSP. Artykuł opisuje architekturę warstw programistycznych i komunikację sprzętową wykorzystującą autorski standard magistrali...
Opisano koncepcję funkcjonalnej uniwersalnej płyty bazowej do systemu kontrolnego LLRF projektu TESLA. Na płycie bazowej są osadzane specjalizowane moduły wykonawcze oparte na układach FPGA. Przedstawiono praktyczne opracowanie płyty bazowej wyposażonej w reprogramowalny układ kontrolny FPGA Cyclone oraz moduły komunikacji (VME oraz Embedded-PC z Ethemetem). Płyta dodatkowo zapewnia zasilanie dla...
Opisano zintegrowany system kontrolera i symulatora nadprzewodzącej, wąskopasmowej, niobowej wnęki rezonansowej przeznaczonej do budowy akceleratora TESLA. Prezentowany system jest obecnie wykorzystywany w testach aplikacyjnych lasera VUV FEL a w dalszej kolejności do Europejskiego Lasera Rentgenowskiego. Kontroler bazuje na układzie programowalnym Virtex II usytuowanym na płycie testowej Xtreme Development...
Przedstawiono projekt, konstrukcję i wstępne pomiary właściwości ośmiokanałowego modułu elektronicznego przeznaczonego do budowy systemu sterowania akceleratora TESLA (DESY). Moduł, nazywany w pracy SIMCON 3 (cavity simulator and controller), składa się z dużego układu FPGA (Virtexll-4000 firmy Xilinx), ośmiu szybkich przetworników A/C i czterech C/A firmy Analog Devices. Moduł wykonano jako 16-warstwową...
Artykuł opisuje zintegrowany system kontrolera i symulatora nadprzewodzącej, wąskopasmowej, niobowej wnęki rezonansowej przeznaczonej do budowy akceleratora TESLA. Prezentowany system jest obecnie wykorzystywany w testach aplikacyjnych lasera VUV FEL a w dalszej kolejności do Europejskiego Lasera Rentgenowskiego. Kontroler bazuje na układzie programowalnym Virtex II usytuowanym na płycie testowej...
Opisano zasadę działania akceleratorów oraz metody badawcze oparte na ich wykorzystaniu. Zamieszczono przykłady współczesnych dużych kompleksów akceratorowych oraz urządzeń samodzielnych. Przedstawiono metodę kontroli LLRF do stabilizacji przyspieszającego pola elektrycznego we wnęce rezonansowej na przykładzie akceleratora liniowego X-FEL w DESY (Hamburg). Omówiono rolę i zasadę działania elektronicznego...
Zaprezentowano koncepcję oraz realizację gigabitowego optycznego dystrybutora danych synchronicznych do systemu kontrolnego LLRF eksperymentu TESLA. Projekt oparto na programowalnym układzie FPGA Cyclone oraz komercyjnych układach serdes i konwerterach optycznych. Moduł jest osadzony na płycie bazowej systemu LLRF, ktora zapewnia komunikację z systemem sterowania komputerowego, konfigurację matrycy...
Zaprezentowano metodę translacji pętli for języka VHDL do postaci równań boolowskich. Omówiono problemy, jakie można natrafić w tym procesie, a następnie zaprezentowano uniwersalny algorytm. Algorytmy te są przeznaczone do tworzenia oprogramowania wspomagającego projektowanie układów scalonych. Dokonano weryfikacji rozwiązań przy użyciu wybranych przykładów testowych.
The method of synthesis of discrete devices is considered in the present paper. The method generates the description of the device with matrix srtucture in the elements base {AND, NOT, ADDER} on the bases of analytical and tabular forms of functional relationships. The practical realization of the algorithm that generates VHDL device description is given and examples are demonstrated.
Opisano metodologię projektowania układów cyfrowych realizujących algorytmy obliczeniowe. Omówiono podstawowe konfiguracje układów synchronicznych oraz naszkicowano praktyczne przykłady sprzętowych realizacji sieci neuronowych i algorytmów DSP. Przedstawiono analizy szybkości i złożoności poszczególnych wersji układów, jako ilustrację dylematu szybkość-rozmiar.
Artykuł dyskutuje pewne zagadnienia opisu automatów sekwencyjnych w języku opisu sprzętu VHDL, a w szczególnie problem połączenia syntezy logicznej wykonywanej w narzędziu niezależnym z syntezą fizyczną wykonywaną w oprogramowaniu komercyjnym, dostarczanym przez producenta układów programowalnych. Ze względu na czytelność i przenaszalność najbardziej atrakcyjnym sposobem wprowadzenia projektu po syntezie...
W artykule przedstawiono zarys metod i rozwiązań praktycznych sterowania wielokanałowymi, rozproszonymi systemami elektronicznymi. Zostały omówione rozwiązania spełniające wymagania konfigurowalności, parametryczności i wydajności. Poddano dyskusji metody, dzięki którym można skutecznie łączyć monitorowanie oraz sterowanie modułami funkcjonalnymi w sprzęcie bazującym na układach FPGA z zarządzającymi...
Artykuł jest przeglądem prac prezentowanych na cyklicznym sympozjum doktoranckim WILGA pt. Fotonika i Inżynieria Sieci Internet. Sympozjum jest organizowane przez ISE PW we współpracy z organizacjami IEEE, SPIE i PSP oraz KEiT PAN. Prezentowane są głównie prace doktorskie i magisterskie a także osiągnięcia młodych naukowców. Prace te, w tak znacznej ilości jak prezentowane w Wildze, w niektórych latach...
W artykule przedstawiono implementację rozproszonego, wielokanałowego elektronicznego systemu pomiarowego dla Trygera Mionowego RPC w ostatnio uruchomionym eksperymencie CMS przy akceleratorze LHC w CERN. Na wstępie krótko omówiono program badawczy LHC oraz scharakteryzowano detektor CMS pod kątem wymagań metrologicznych zapewnienia dobrej rozdzielczości przestrzennej i czasowej oraz pomiarów wielu...
Studium sprzętowej realizacji filtrów konwolucyjnych FIR w układach cyfrowych. Artykuł omawia szeroki wachlarz właściwości funkcjonalnych, jakie można uzyskać poprzez wybór odpowiedniej architektury układu cyfrowego, a tym samym dylematy związane z szybkością przetwarzania danych, częstotliwością taktowania, zużyciem zasobów, a także przewidywanym poborem mocy. Zademonstrowano możliwości implementacji...
W pracy przedstawiono projekt potokowej jednostki przetwarzającej przeznaczonej do realizacji algorytmu redukcji wstecznej i dostosowanej do implementacji w nowoczesnych układach FPGA. W celu efektywnego wykorzystania zasobów układu FPGA (m.in. wbudowanych bloków DSP), jednostka wykonuje obliczenia w arytmetyce ułamkowej. Model jednostki został zaprojektowany w języku opisu sprzętu VHDL i następnie...
Artykuł przedstawia koncepcję szybkiego pomiaru stosunkowo niskich częstotliwości. Zaproponowano architekturę specjalizowanego układu cyfrowego. Opisano implementację w języku VHDL, konstrukcję z układem FPGA i fizyczne testy miernika. W przykładowej wersji, wykonanej dla potrzeb pomiarów częstotliwości rezonansowych w mikroskopii sił atomowych AFM, urządzenie pozwala mierzyć częstotliwości z zakresu...
Simulating quantum circuits is a task that becomes prohibitive as their size grows. Therefore, reliability analysis using simulation is not feasible for complex quantum circuits. In this paper, we propose a two phase reliability analysis which combines VHDL based simulated fault injection (SFI) and analytical reliability techniques. SFI is applied in the first phase for sub-circuits (blocks), while...
Celem pracy była implementacja algorytmu automatycznej generacji syntezowalnego kodu VHDL w Matlabie. Zaprezentowany został sposób działania algorytmu jak również jego struktura. Modele VHDL generowane są w architekturze potokowej, posiadają również hierarchiczną strukturę. Zaprezentowany został wynik syntezy wygenerowanego modelu przy użyciu oprogramowania Xilinx ISE 10.1.
Singular Value Decomposition (SVD) is classified among the most effective numeric methods of matrices inversion. The paper presents a study of hardware implementation of SVD and CORDIC algorithms. Various digital architectures were proposed and compared, including low-cost sequential and high-performance pipelined solutions. Fixed point and floating point arithmetic was considered. The concepts were...
Set the date range to filter the displayed results. You can set a starting date, ending date or both. You can enter the dates manually or choose them from the calendar.