Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
This paper describes the new wafer level packaging process with the diced chip array on the small-diameter handling wafer. The general purpose of wafer level packaging is to realize a smaller, more functional and cost effective electronic package. For example, Wafer Level chip size package and Wafer stacking 3D package are the most effective packaging processes/structures using semiconductor wafer...
3-Dimensional JISSO technology is important to realize smaller and more advanced electronic device. The conventional POP (Package on Package) is one of the useful technologies for it; however, it has some problems. For example, using TSV (through silicon via) or solder ball makes some limitations to minimize the package size. To solve these problems, we developed new 3-Dimensional package structure...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.