Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
In this paper, a new multi-tone test method for fault detection of analogue circuits is presented. This method determines all applicable frequencies of the test set that is ranked, and then compacted using the digital signature. The experimental results show that this method is effective over previous published related testing methods in the fault simulation count and the application test time. Instead...
In this paper, the new testability analysis method of analogue circuits is presented. The observability of parametric faults is evaluated by determining a proper test signal that maximizes the error between the good and the faulty circuit at a target fault. The efficient method to optimize the multi-frequency test set by determining the basis of the decision matrix is presented. The decision matrix...
Several literatures focused on self-testing of digital and analog integrated circuits. They proposed different test scenarios for the circuit board based on the signature analysis. The single-shot (SS) circuit is important element on the circuit board level in the industrial applications. In this paper, a new testing design is presented to functionally test the SS circuit on the circuit board. It...
In this paper, the new signature multi-mode hardware-based self-test architecture (SM-HBST) for digital integrated circuits (ICs) is presented for fault diagnosis. It generates test patterns either pseudo-randomly, or deterministically to test the random logic. Also, it generates efficient test patterns to test the static random access memory (SRAM) based on March testing approach. The response of...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.