Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
Based on FPGA and SOPC, IP core of pulse width modulation technique is studied in this paper. According to the principle of sinudoidal PWM by natural sampling, using VHDL and macro functions module design method, the design of PWM IP core on FPGA is achieved. Switching frequency and dead time are programmable. The functions of the IP core are simulated and tested. The results of simulation and experiment...
This paper details how the VHDL-AMS language can be used to support steps I through IV of a six step SoC (system on chip) design and synthesis methodology with high productivity gains. This is because about 80 to 90% of the VHDL code used for synthesis in phases V and VI is the same code developed in phases I through IV with the VHDL-AMS language. A case study involving the motor drive of a hybrid...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.