Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
The nature of threshold switching (TS) in AsTeGeSiN-based selector devices is comprehensively investigated. The scaling of the AC response is limited up to 5 ns due to a finite intrinsic delay time. An analytical model allows the accurate prediction of the TS nature, which can be merged to a numerical circuit simulation for providing essential guideline of the required selectivity performance.
For the first time, a novel area-efficient, 12F2 crossbar switch block featuring a bidirectional TaO diode-selected, complementary atom switch (DCAS) with diagonal programming lines has been proposed. The compact BEOL-diode, having a high current rectification ratio of 1.7×102 with Jmax=0.6MA/cm2, enables three-terminal operation of the DCAS, realizing select-transistor-less programming and high off-state...
We report InAs/In0.53Ga0.47As channel MOSFETs using source-drain regrown contact and surface digital etching. A device with 40 nm-Lg shows 2.45 mS/µm extrinsic peak transconductance gm at VDS = 0.5 V and 214 Ω-µm Ron. A long-channel device (Lg = 510 nm) exhibits 1.06 mS/µm gm at VDS = 0.5 V and 93 mV/dec at VDS = 0.05 V. At all gate lengths, the devices exhibit the highest extrinsic gm among published...
Field Effect Transistors on SOI offer inherent capacitance and process advantages. The flow of heat generated at the drain junction may be impeded by dielectric isolation but an assessment must also account for conduction of heat through the gate stack and through the device contacts, and its impact on device characteristics should be captured by the scalable model to enable accurate circuit design...
A BEOL-process-compatible, high-voltage complementary MISFET inverter formed on Si-LSI Cu-interconnects (hereafter we call BEOL-CMOS, Fig. 1), is presented for the first time. High Ion/Ioff ratio N-type IGZO and P-type SnO dual oxide semiconductor channels are integrated to form BEOL-CMOS logic with just two mask addition to the state-of-the-art BEOL process (Figs. 2 and 3). BEOL-CMOS flow is developed...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.