Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
Reliability and timeliness are two essential requirements of successful detection of critical events in Wireless Sensor Networks (WSNs). The base station (BS) is particularly interested about reliable and timely collection of data sent by the nodes close to the ongoing event, and at that time, the data sent by other nodes have little importance. In this paper, we propose Congestion and Delay Aware...
Greedy forwarding fails due to void area, termed a hole, where no nodes can be deployed in realistic wireless sensor networks. This is known as the local minimum problem. Several schemes have been recently proposed to solve this problem. However, they have the problem that nodes, which are adjacent to the hole, have to maintain hole boundary information and an increase in hop counts due to additional...
Network reprogramming should be able to transmit a great amount of data reliably given that it transmits the codes of operating systems and execution programs. Existing studies guarantee 100% reliability using ACK retransmission or NACK transmission. However, in reality, the potential for transmission error is quite high in the sensor network field. Hence, the methods used in existing studies require...
This paper presents a low-complexity hardware design and implementation of the Skipjack algorithm using the Two Instruction Set Computer (TISC) on a Xilinx Spartan-3 FPGA. The proposed low-complexity design makes use of the TISC processor architecture with only Adder and XOR hardware ALU blocks to perform the complete Skipjack encryption onto plaintext data. The hardware architecture was verified...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.