Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
A highly integrated, Field Programmable Gate Array (FPGA) based induction measurement system for conductive flow level measurement is presented. Exploiting under-sampling and digital I/Q demodulation techniques, the system use direct digital sampling and can operate at multiple frequencies (from 100kHz to over 10MHz). Details are discussed in both hardware and software aspects. Simulations and experiments...
In this paper we present a highly integrated, Field Programmable Gate Array (FPGA) based induction measurement system for low conductivity object applications. Exploiting under-sampling and demodulation techniques, the system can operate at higher frequencies (>10MHz) than previously reported. Details are discussed in both hardware and software aspects. Simulations and experimental results for...
In recent years, as the VLSI process scale had been developed into deep sub-micro dimension, the problem of the routing delay becomes critical. Especially for reconfigurable logic devices (RLDs) like Field Programmable Gate Arrays (FPGAs), the routing resources occupy approximately 90% of area and delay performance. In this paper, we propose a novel 3D routing architecture based on building 3D connections...
As the size of integrated circuit has reached the nanoscale, embedded memories are more sensitive to single event upset (SEU), because of their low threshold voltage. In particular field-programmable gate arrays (FPGAs), which contain large amounts of configuration memories to implement customer circuits, are more likely to suffer from soft errors caused by SEU. In this research, we first develop...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.