Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
In the FPGA engineering implementation of digital receiver, to complete a full probability signal capture, doing multichannel channelization with high sampling rate of analog to digital converter data is a highly effective processing. But its caching large amounts of data need to use external memory SDRAM. In this paper, with large bandwidth and high rate characteristics of DRR3, By designing a special...
Xilinx FPGA design tools Vivado support project based mode and none project mode, the project based mode is used by most of the designs with powerful graphical interface IDE, but none project mode also has its unique advantages and magical effect, this paper presents a method of post-synthesis simulation based on none project mode of Vivado, which can find errors early, such as the simulation result...
With the development of digital signal processing technology, the demand on the signal processor speed has become increasingly high. This paper describes the high-speed signal processing hardware platform design. There are two boards, high-speed signal processing carrier board using Xilinx newest Virtex-7 FPGA family XC7VX485T chip as high-speed signal processor, data Conversion daughter card using...
In conventional CORDIC algorithm, multiplier and a lookup table are needed to achieve calculation of multiple transcendental function, which will lead to hardware circuit complexity and lower operation speed. Aim at overcoming the shortcomings of traditional CORDIC algorithm, a modified CORDIC algorithm is proposed and implemented by FPGA program. The method does not need the module of correction...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.