Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
H.265/HEVC aims to provide significant improvement of compression performance compared with previous coding standards at cost of significant computation complexity. In this paper, an adaptive CU mode decision mechanism (ACMD) based on Bayesian decision theory is proposed to accelerate mode selection procedure. Specifically, the homogeneous determination is firstly utilized to filter out non-split...
In this paper, we propose a novel frame-level rate control algorithm for videos with complex scene in High Efficiency Video Coding(HEVC). To achieve a constant bitrate output and reduce the mismatch ratio of bitrate for time varying wireless links, the relationship of content complexity, QP and bitrate is utilized to adjust bit allocation for each GOP and frame via linear extrapolation. In addition,...
Rate-distortion optimization is widely used in modern video codecs to make various encoder decisions in order to optimize the trade-off between bit-rate and quality. The distortion models used in HEVC are mean squared error (MSE) and sum of absolute difference (SAD), both of which are not always reflective of perceptual quality. In this paper, we show that SSIM, which has been found to be a good indicator...
Benefit from wave union, the bins (especially the ultra-wide bins) are sub-divided by each other, making FPGA TDC achieve a resolution beyond its cell delay. At such high level resolution, delay chain becomes very sensitive to the environment disturbance, including power supply voltage, temperature and current surge. On chip calibration needs lots of events and hence cannot follow fast delay changes...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.