Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
Nowadays ADC becomes more essential in emerging applications. ADC is starting to become hindrance to the system in the performance and the power consumption. For high-speed applications, pipelined and flash ADC has dominantly been used over the past decade. Technology scaling and the focus on digital systems with high-performance offer better time resolution by decreasing the gate delay. If the input...
A new differential Voltage-Controlled Delay Unit (VCDU) is proposed. The VCDU converts an input voltage into a pulse delay, and delivers it to a Time-to-Digital Converter (TDC) which outputs a digital word. Both circuits form a Time-Based Analog-to-Digital Converter (ADC). In scaled CMOS technology, the Time-Based ADC is a substantial block in designing Software Defined Radio (SDR) receivers, as it...
Time-Based Analog-to-Digital Converter (ADC), at scaled CMOS technology, plays a major role in designing Software Defined Radio (SDR) receivers as it manifests higher speed and lower power than conventional ADCs. Time-Based ADC includes a Voltage-to-Time converter (VTC) which converts the input voltage into a pulse delay, and a Time-to-Digital Converter which converts the pulse delay into a digital...
In this paper, a high speed fully differential second generation current conveyor (FDCCII+) is presented. The proposed FDCCII+ is based on using fully differential buffer and class AB push-pull output stage with a new standby current control circuitry. The circuit is realized using 90 nm CMOS TSMC technology model under 1.2 V single supply voltage. The proposed realization of FDCCII+ input differential...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.