Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
As the size of MOS transistors are scaling down, energy dissipation has become a major consideration in nanometer CMOS circuits. In this paper, a Full-Adder is realized using XOR gate in sub-threshold region and the results shows that the device works perfectly without affecting its functionality keeping the power, delay and power-delay product at an optimum level. The analysis is done in Cadence...
The basic arithmetic operation used in many VLSI circuits is addition, therefore reduction in power dissipation of 1-bit adder cell will improve the performance of most of electronic devices. Carbon nanotube field effect transistor (CNTFET) is found to be one of the most promising alternatives for MOSFET. The CNTFET is a transistor in which a carbon nanotube (CNT) is used in the channel region. In...
This paper puts forward a comparison between two 1 bit full adder designs: one using 4T XOR and the other using 4:1 MUX based 3 Input XOR. Both are designs are made up of 10 transistors. The simulation is done using Cadence Simulator at 180nm and 90nm Technology. Comparison is made among the two proposed designs with respect to power and delay. The results show the efficiency of the design.
This paper puts forward digital circuit design using Binary Decision Diagram (BDD). BDDs can be implemented using 2:1 mux. In this paper 2T and 4T mux are used to for digital circuit design. The BDD simulation is done using CUDD-2.5.0 tool and mux implementation is done using DSCH 2.7f and Microwind 2.6k Simulator. Experiments are performed on ISCAS Benchmark Circuits at 90 nm technology. The results...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.