Serwis Infona wykorzystuje pliki cookies (ciasteczka). Są to wartości tekstowe, zapamiętywane przez przeglądarkę na urządzeniu użytkownika. Nasz serwis ma dostęp do tych wartości oraz wykorzystuje je do zapamiętania danych dotyczących użytkownika, takich jak np. ustawienia (typu widok ekranu, wybór języka interfejsu), zapamiętanie zalogowania. Korzystanie z serwisu Infona oznacza zgodę na zapis informacji i ich wykorzystanie dla celów korzytania z serwisu. Więcej informacji można znaleźć w Polityce prywatności oraz Regulaminie serwisu. Zamknięcie tego okienka potwierdza zapoznanie się z informacją o plikach cookies, akceptację polityki prywatności i regulaminu oraz sposobu wykorzystywania plików cookies w serwisie. Możesz zmienić ustawienia obsługi cookies w swojej przeglądarce.
Programmable logic device FPGA has characteristics of flexible design, high efficiency design, short development cycle and low cost. The power of FPGA is divided into static power and dynamic power. The static power is mainly decided by the temperature, it is easy to get power by building a simple model. But the dynamic power is decided by many kinds of design resources. This article focuses on XC4VSX55...
A miniature digital temperature sensor with the ZY cut quartz crystal tuning fork resonators was developed. The quartz crystal tuning fork resonators have the characteristic that the resonance frequency changes by the external temperature, which achieves high sensitivity and high-speed response and frequency stability by a sample structure. The quartz crystal tuning fork resonators are square cross...
This paper discusses a smart temperature sensor system that comprises of a high performance quartz tuning fork temperature sensor, interface with CMOS circuitry and control algorithm for reconfiguration. The ideal thermo-sensitive cut for quartz tuning fork resonators is analyzed with the theory. The specific cut quartz tuning fork was fabricated using photolithography and the etching technology....
This paper presents hardware/software co-design architecture targeted on a single FPGA for two typical lattice decoding algorithms in MIMO system. Two levels of parallelisms are analyzed for an efficient implementation with the preprocessing part on embedded MicroBlaze soft processor and the decoder part on customized hardware. The system prototypes of the AV and VB decoders show that they support...
Podaj zakres dat dla filtrowania wyświetlonych wyników. Możesz podać datę początkową, końcową lub obie daty. Daty możesz wpisać ręcznie lub wybrać za pomocą kalendarza.